X86 Paging 4M

Autor/Urheber:

RokerHRO

Attribution:

Das Bild ist mit 'Attribution Required' markiert, aber es wurden keine Informationen über die Attribution bereitgestellt. Vermutlich wurde bei Verwendung des MediaWiki-Templates für die CC-BY Lizenzen der Parameter für die Attribution weggelassen. Autoren und Urheber finden für die korrekte Verwendung der Templates hier ein Beispiel.

Shortlink:

https://dewiki.de/b/3476e9

Quelle:

Wikimedia Commons

Größe:

567 x 405 Pixel (13852 Bytes)

Beschreibung:

Schematische Darstellung der Umsetzung von linearen in physische Adressen bei x86-kompatiblen CPUs im 32-Bit Protected Mode. Seitengröße: 4 MiByte, kein PAE.

Lizenz:

CC BY-SA 3.0

Credit:

Eigenes Werk mittels: Xfig

Bild teilen:

         

Weitere Informationen zur Lizenz des Bildes finden Sie hier. Letzte Aktualisierung: Fri, 31 May 2024 04:29:13 GMT

Relevante Bilder

Relevante Artikel

Physical Address Extension, kurz PAE, ist eine technische Erweiterung auf dem Gebiet der Rechnerarchitektur. Mit PAE kann im 32-Bit-Modus eines x86-kompatiblen Prozessors (CPUs) mehr physischer Arbeitsspeicher adressiert werden als die 4 GiB, die über ein 32-Bit-Adressregister erreichbar sind. Der für einen Prozess nutzbare Arbeitsspeicher bleibt bei einem linearen Speichermodell aber auf 4 GiB begrenzt. Das Verfahren wird bei Intel ab dem Pentium Pro und bei AMD ab dem Athlon sowie bei Prozessoren der 32-Bit-x86-Architektur IA-32 anderer Hersteller eingesetzt. Spezielle Erweiterungen in der Paging-Einheit des Prozessors sorgen dafür, dass längere physische Adressen generiert werden können. .. weiterlesen