Segger J-Link EDU

(c) SEGGER Microcontroller GmbH & Co. KG, CC BY-SA 3.0

Autor/Urheber:

SEGGER Microcontroller GmbH & Co

Shortlink:

https://dewiki.de/b/30f73d

Quelle:

Wikimedia Commons

Größe:

1290 x 1408 Pixel (118070 Bytes)

Beschreibung:

Segger J-Link EDU. JTAG/SWD debug probe for ARM microcontrollers with USB interface to host. (website)

Lizenz:

CC BY-SA 3.0

Credit:

https://www.segger.com/about-us/media-kit/photos/ (new) & https://web.archive.org/web/20140318231321/http://www.segger.com/segger-photos.html (old) (contains photo and license)

Bild teilen:

         

Weitere Informationen zur Lizenz des Bildes finden Sie hier. Letzte Aktualisierung: Sat, 20 Jan 2024 06:27:58 GMT

Relevante Bilder

Relevante Artikel

Joint Test Action Group ist ein häufig verwendetes Synonym für den IEEE-Standard 1149.1, der eine Methodik für das Testen und Debuggen integrierter Schaltungen, also Hardware auf Leiterplatten, beschreibt. Das prominenteste und gleichzeitig zuerst in der JTAG-Arbeitsgruppe implementierte Verfahren ist der Boundary Scan Test nach IEEE 1149.1. Durch Hinzufügen weiterer Verfahren (1149.1–1149.8) sind die Begriffe nicht mehr synonym, während die Beschreibungssprache von der IEEE-Arbeitsgruppe mit Boundary Scan Description Language den ursprünglichen Namen beibehielt. .. weiterlesen