Jtag chain

Autor/Urheber:

Vindicator

Attribution:

Das Bild ist mit 'Attribution Required' markiert, aber es wurden keine Informationen über die Attribution bereitgestellt. Vermutlich wurde bei Verwendung des MediaWiki-Templates für die CC-BY Lizenzen der Parameter für die Attribution weggelassen. Autoren und Urheber finden für die korrekte Verwendung der Templates hier ein Beispiel.

Shortlink:

https://dewiki.de/b/c44bd

Quelle:

Wikimedia Commons

Größe:

654 x 249 Pixel (51585 Bytes)

Beschreibung:

Diese W3C-unbestimmte Vektorgrafik wurde mit Inkscape erstellt .

Lizenz:

CC BY 2.5

Credit:

Eigenes Werk.

Bild teilen:

         

Weitere Informationen zur Lizenz des Bildes finden Sie hier. Letzte Aktualisierung: Sat, 20 Jan 2024 06:27:41 GMT

Relevante Bilder

(c) SEGGER Microcontroller GmbH & Co. KG, CC BY-SA 3.0

Relevante Artikel

Joint Test Action Group ist ein häufig verwendetes Synonym für den IEEE-Standard 1149.1, der eine Methodik für das Testen und Debuggen integrierter Schaltungen, also Hardware auf Leiterplatten, beschreibt. Das prominenteste und gleichzeitig zuerst in der JTAG-Arbeitsgruppe implementierte Verfahren ist der Boundary Scan Test nach IEEE 1149.1. Durch Hinzufügen weiterer Verfahren (1149.1–1149.8) sind die Begriffe nicht mehr synonym, während die Beschreibungssprache von der IEEE-Arbeitsgruppe mit Boundary Scan Description Language den ursprünglichen Namen beibehielt. .. weiterlesen

Boundary Scan (engl.) und Grenzpfadabtastung sind synonyme Begriffe für ein standardisiertes Verfahren zum Testen digitaler und analoger Bausteine in der Elektronik. .. weiterlesen