Funktionsweise des mehrstufigen Page Table Lookups bei Prozessoren

Autor/Urheber:

Aswirthm

Attribution:

Das Bild ist mit 'Attribution Required' markiert, aber es wurden keine Informationen über die Attribution bereitgestellt. Vermutlich wurde bei Verwendung des MediaWiki-Templates für die CC-BY Lizenzen der Parameter für die Attribution weggelassen. Autoren und Urheber finden für die korrekte Verwendung der Templates hier ein Beispiel.

Shortlink:

https://dewiki.de/b/330adf

Quelle:

Wikimedia Commons

Größe:

926 x 588 Pixel (26310 Bytes)

Beschreibung:

Funktionsweise des mehrstufigen Page Table Lookups bei Prozessoren

Lizenz:

CC BY-SA 4.0

Bild teilen:

         

Weitere Informationen zur Lizenz des Bildes finden Sie hier. Letzte Aktualisierung: Tue, 09 Jan 2024 14:18:07 GMT

Relevante Bilder

Relevante Artikel

Second Level Address Translation (SLAT), auch als Nested Paging bezeichnet, ist eine hardwareunterstützte Virtualisierungstechnologie, die eine effizientere Umsetzung von Shadow Page Tables im Vergleich zu einer softwarebasierten Virtualisierungslösung erlaubt. AMD implementierte SLAT zuerst durch eine von AMD als Rapid Virtualization Indexing (RVI) bezeichnete Technologie und unterstützt diese seit der Einführung der dritten Opteron-Prozessorgeneration 2007 in ihren Prozessoren. Mit der Nehalem-Prozessorfamilie führte Intel 2008 eine Implementierung von SLAT ein, die von Intel selbst als Extended Page Tables (EPT) bezeichnet wird. Sie wird in bestimmten Prozessoren der Core-i7-, Core-i5- und Core-i3-Klasse unterstützt. .. weiterlesen