Sperrschicht-Feldeffekttransistor
Der Sperrschicht-Feldeffekttransistor (SFET, engl. junction-fet, JFET bzw. non-insulated-gate-fet, NIGFET) ist der am einfachsten aufgebaute Unipolartransistor aus der Gruppe der Feldeffekttransistoren; man unterscheidet zwischen n-Kanal- und p-Kanal-JFETs.
n-Kanal | p-Kanal |
---|---|
Geschichte
Die Entwicklung des Sperrschicht-Feldeffekttransistors geht auf Julius Edgar Lilienfeld zurück, welcher 1925 die Funktionsweise erstmals beschrieb. Allerdings war damals fertigungstechnisch die Dotierung des Halbleitermaterials noch nicht so weit fortgeschritten, um JFETs reproduzierbar herstellen zu können.[1] Die ersten praktisch realisierten JFET mit einem p-n-Übergang (positiv-negativ) und einem sogenannten Gate als Steuerelektrode gehen auf Herbert F. Mataré und Heinrich Welker, und unabhängig und parallel dazu William B. Shockley und Walter H. Brattain, aus dem Jahr 1945 zurück.[2]
Aufbau
Die folgenden Erläuterungen beziehen sich auf n-Kanal-JFETs. Beim p-Kanal-JFET sind die n- und p-Zonen vertauscht und die Vorzeichen aller Spannungen und Ströme kehren sich um.
Ein n-Kanal-JFET besteht aus einem n-dotierten Bereich, welcher von einer p-Zone umschlossen wird (siehe auch p-n-Übergang). An der n-Schicht sind die Anschlüsse Drain (D; Drain = Senke, Abfluss) und Source (S; Source = Quelle, Zufluss) einlegiert. Die Drain-Source-Strecke nennt man n-Kanal.
Die p-Zone ist der so genannte Gate-Anschluss (G; Gate = Tor). Dieser Anschluss dient der Steuerung des JFETs. Zwischen p-Zone und n-Kanal bildet sich eine Raumladungszone, deren Ausdehnung und Form von den Spannungen zwischen Source und Drain sowie zwischen Gate und Source abhängen. Der JFET ähnelt somit dem MESFET (engl. metal-semiconductor FET) bei dem anstelle des p-n-Übergangs ein gleichrichtender Metall-Halbleiter-Übergang (Schottky-Übergang) verwendet wird. In der Funktionsweise unterscheiden sich JFET und MESFET nicht.
Funktion
Bei offenem oder mit dem Source-Anschluss verbundenem Gate-Anschluss verhält sich der n-Kanal ähnlich wie ein ohmscher Widerstand. Ohne Ansteuerung am Gate ist der JFET leitend.
Wird das Gate mit der Source verbunden und zusätzlich die Drain-Source-Spannung UDS am n-Kanal erhöht (Plus-Pol am Drain-Anschluss), so dehnt sich die Raumladungszone zwischen Gate und n-Kanal in Drain-Nähe mit wachsender Drain-Source-Spannung immer weiter aus und engt den verbleibenden Stromkanal immer weiter ein. Bei steigender Drain-Source-Spannung steigt der Strom durch den n-Kanal (= Drain-Strom) solange an, bis eine maximale Einschnürung des Kanals erreicht wurde. Die entsprechende Spannung wird als Abschnür- oder Pinch-off-Spannung Up (siehe Ausgangskennlinie) bezeichnet, sie entspricht der Schwellspannung Uth bei MOSFETs. Bei weiterer Erhöhung von UDS bleibt der Drainstrom ID nahezu konstant. Die Einschnürung hat sich stabilisiert und horizontal (im Beispielbild) ausgedehnt, d. h., die „zusätzliche“ Kanalspannung wird nun, vom „pinch off“ weg, im Kanal absorbiert. Dies ist der normale Arbeitsbereich dieses Transistors und der entsprechende Drainstrom wird IDSS (von englisch drain source shorted to gate) genannt. Der Transistor kann in diesem Zustand (quasi) als Konstantstromquelle mit IDSS verwendet werden, nachteilig gegenüber „richtigen“ Konstantstromquellen ist eine erhöhte Temperaturabhängigkeit. Die Größe der Pinch-off-Spannung ist abhängig von der Dotierung ND bzw. A und der halben Breite a des Kanals, sowie von dem Spannungsabfall UD (Diffusionsspannung) über die Raumladungszonen:
mit der inneren Pinch-off-Spannung:
Hierbei ist die Elementarladung. Die Pinch-off-Spannung wird im Falle eines n-Kanals in Gate-Source-Richtung und im Falle eines p-Kanals in Source-Gate-Richtung positiv gezählt.
Durch Anlegen einer negativen Vorspannung zwischen Gate und Source wird die Raumladungszone der Gate-Source-Diode vergrößert (n-Kanal-JFET). Der Kanal wird in der Breite und Länge zusätzlich moduliert (Pinch-off-Region; siehe Bild).[3][4][5] Dadurch ist eine Steuerwirkung bei hohem Ausgangswiderstand am Drain möglich (ähnlich wie beim Bipolartransistor oder einer Pentode). Im Ausgangskennlinienfeld ist zu sehen, dass sich der Strom der horizontalen Kennlinienäste im aktiven Bereich zu kleineren Werten verschiebt. Auch in diesem Fall bewirkt eine Erhöhung der Drain-Source-Spannung nur eine sehr geringe Änderung des Drainstroms.
Die gewünschte Arbeitspunkteinstellung für den Betrieb ist sehr einfach und geschieht, analog zu einer Elektronenröhre, entweder mit einem Source-Widerstand oder durch eine negative Gate-Source-Vorspannung. Wie bei einer Elektronenröhre ist auch beim JFET die Steilheit sehr gering und für eine hohe Spannungsverstärkung sind z. B. relativ große Arbeitswiderstände erforderlich.
Vorteilhaft ist, wie bei der Elektronenröhre oder MOSFETs, die nahezu leistungslose Steuerung des JFETs für den stationären Betrieb. Da die zum Steuern des Drainstromes verwendete Gate-Source-Strecke immer in Sperrrichtung betrieben wird, fließt im stationären Betrieb durch das Gate nie mehr als der Sperrstrom von einigen Pikoampere. Bei höheren Frequenzen treten deutlich größere kapazitive Ströme auf.
Wird der JFET unterhalb der Pinch-off-Spannung im linearen Bereich betrieben (ohmsche Region; siehe Bild), kann er z. B. für eine automatische Verstärkungsregelung (AGC) als Teil eines Spannungsteilers verwendet werden. Er verhält sich dort ähnlich einer Triode.
Die Steuerkennlinie (ID als Funktion von UGS) ist eine komplizierte Funktion und kann durch eine quadratische Funktion angenähert werden.[6] Die nachfolgende Formel beschreibt das einfache Modell des Transistors im Pinch-off-Bereich. IDSS und Up sind wie oben beschrieben von der Herstellung abhängige Parameter und werden im Datenblatt angegeben.
Kleinsignal-Ersatzschaltbild
Im Sättigungsbereich bzw. in der Pinch-off-Region lässt sich das Verhalten im Kleinsignalbetrieb durch ein einfaches Kleinsignal-Ersatzschaltbild beschreiben.[7] Darin sind
Die Stromquelle verhält sich in dem Modell genau gesagt als Energiesenke. Damit sich ausbilden kann, ist der Transistor in einem geeigneten Stromkreis zu betreiben, den eine tatsächlich existierende Energiequelle speist.
Kanallängenmodulation
Ähnlich wie bei einem MOSFET kommt es durch die Kanalabschnürung am Drain-Kontakt im pinch-off-Bereich zu einer kürzeren effektiven Leitungslänge im Transistor abhängig von der Drain-Source-Spannung. Der Grund dafür liegt in der Abnahme der Beweglichkeit durch die hohen Feldstärken am Ende des Kanals und die damit verbundene endliche Sättigungsgeschwindigkeit der Ladungsträger. Dies führt zu einem Anstieg des Sättigungsstromes im Ausgangskennlinienfeld. Stark vereinfacht kann man dies mit der Einführung einer Earlyspannung UA berücksichtigen:
Einsatzgebiete
Der JFET erzeugt gegenüber dem Bipolar-Transistor bei Frequenzen unterhalb von ca. 1 kHz eine deutlich kleinere Rauschleistung, bei höheren Frequenzen ist der Einsatz sinnvoll, wenn der Quellenwiderstand größer als ca. 100 kΩ … 1 MΩ ist (Typisch für Kondensatormikrophone, piezoelektrische Sensoren, hochwertige Photodetektoren oder Aktivantennen mit geringer Höhe, häufig eingesetzt in der Messtechnik).
Für Anwendungen als Stromquelle, die so genannte Stromregeldiode, oder einstellbarer Widerstand sind vorgefertigte Typen mit abgestuften Werten erhältlich.
Weiter wird er zu Umschaltung von Signalspannungen im Nieder- und Hochfrequenzbereich (NF- und HF-Bereich), als Schaltmischer mit besonders hohem Dynamikumfang und geringer Intermodulation bei Kurzwellenempfängern und in Auto-Zero-Verstärkern und Chopper-Verstärkern sowie als Signaldiode mit geringem Sperrstrom verwendet.
Weiters kann mit zwei JFETs ähnlich wie bei Tunneldioden ein negativ differentieller Widerstand realisiert werden, welche in Oszillatoren zur Schwingungserzeugung eingesetzt werden kann. Diese JFET-Schaltung wird als Lambda-Diode bezeichnet.
Bekannte Kleinsignal-Typen
- BF245A/B/C: n-Kanal-JFET; typische Parameter: UDS ≤ 30 V; Pmax = 0,30 W; IDSS = 2…6,5 mA (A-Typ) / 6…15 mA (B-Typ) / 12…25 mA (C-Typ); Up = -0,5…−8 V; Bauform TO-92 (abgekündigt)
- J310: n-Kanal-JFET; typische Parameter: UDS ≤ 25 V; Pmax = 0,35 W; IDSS = 24…60 mA; Bauform TO-92 (Abgekündigt)
- MMBF4416: n-Kanal-JFET; typische Parameter: UDS ≤ 30 V; Pmax = 0,225 W; IDSS = 5…15 mA; Bauform SOT-23
Siehe auch
- Stromregeldiode (engl. current regulation diode, CRD bzw. current limiting diode, CLD)
Weblinks
- Stefan Goßner: Grundlagen der Elektronik. 1. Januar 2016, abgerufen am 1. März 2016.
Einzelnachweise
- ↑ Reinhold Paul: Feldeffekttransistoren – physikalische Grundlagen und Eigenschaften. Verlag Berliner Union, Stuttgart 1972, ISBN 3-408-53050-5.
- ↑ Bo Lojek: The MOS Transistor. In: History of Semiconductor Engineering. Springer, Berlin 2007, ISBN 978-3-540-34257-1, S. 317 ff.
- ↑ The Semiconductor Data Book. Motorola Inc., 1969 AN-47.
- ↑ Junction FETs Theory and Applications. Teledyne Semiconductors, 1981.
- ↑ Low Power Discretes Data Book. Siliconix incorporated 1989, Application Note LPD-1.
- ↑ Hans Heinrich Meinke, Friedrich-Wilhelm Gundlach: Taschenbuch der Hochfrequenztechnik – Band 1: Grundlagen. Springer-Verlag, Berlin 1992, ISBN 3-540-54714-2, S. G20.
- ↑ Erwin Böhmer, Dietmar Ehrhardt, Wolfgang Oberschelp: Elemente der angewandten Elektronik: Kompendium für Ausbildung und Beruf ; mit einem umfangreichen Bauteilekatalog (= Studium). 16., aktualisierte Auflage. Vieweg + Teubner, Wiesbaden 2009, ISBN 978-3-8348-0543-0, S. 110.
Auf dieser Seite verwendete Medien
Autor/Urheber: Zedh, Lizenz: CC BY-SA 4.0
JFET transistor symbol, N-channel, depletion, without case (EN 60617)
Entstehung von Pinch off und Arbeitsverhalten im JFET
Autor/Urheber: Chtaube, Lizenz: CC BY-SA 2.5
Sperrschicht-Feldeffektransistor; Sperrschicht in Abhängigkeit von der Gate-Spannung
Autor/Urheber: Zedh, Lizenz: CC BY-SA 4.0
JFET transistor symbol, P-channel, depletion, without case (EN 60617)
Eingangskennlinie eines n-Kanal-JFET mit Temperaturverhalten
Typ. Ausgangskennlinien eines Kleinsignal J-FET