NAND-Gatter

Gatter-Typen
 NOT
ANDNAND
ORNOR
XORXNOR
AOIOAI

Ein NAND-Gatter (von englisch: not andnicht und) ist ein Logikgatter mit zwei oder mehr Eingängen A, B, … und einem Ausgang Y, zwischen denen die logische Verknüpfung NICHT UND besteht. Ein NAND-Gatter gibt am Ausgang 0 aus, wenn alle Eingänge 1 sind. In allen anderen Fällen, d. h., wenn mindestens ein Eingang 0 ist, wird eine 1 ausgegeben.

Übersicht

FunktionSchaltsymbolWahrheitstabelleRelais-Logik
IEC 60617-12US ANSI 91-1984DIN 40700 (vor 1976)








ABY = A NAND B
001
011
101
110

Die Schreibweise entspricht dem Shefferschen Strich.

Logiksynthese

Schematische Darstellung eines 4-Bit-Addierers unter ausschließlicher Verwendung von NAND-Gattern; der groß gezeichnete, hierfür verwendete Grundbaustein addiert die Zustände an den Eingängen A, B und C zu einer zweistelligen Dualzahl

NAND-Gatter spielen in der Digitaltechnik die Rolle eines Standardbausteins, da sich allein mit ihnen alle logischen Verknüpfungen und somit auch komplexere Schaltungen (wie Addierer, Multiplexer usw.) zusammenstellen lassen, siehe auch vollständige Logiksysteme.

Logische Verknüpfungen und deren Umsetzung mittels NAND-Gattern:
VerknüpfungUmsetzungUmsetzung in FormelschreibweiseSchaltsymbole
NegationNOT xx NAND x
Konjunktionx AND y(x NAND y) NAND (x NAND y)
Nicht-Undx NAND yx NAND y
Disjunktionx OR y(x NAND x) NAND (y NAND y)
Nicht-Oderx NOR y((x NAND x) NAND (y NAND y)) NAND ((x NAND x) NAND (y NAND y))
Kontravalenzx XOR y(x NAND (y NAND y)) NAND ((x NAND x) NAND y)
((x NAND y) NAND y) NAND ((x NAND y) NAND x)
Äquivalenzx XNOR y(x NAND y) NAND ((x NAND x) NAND (y NAND y))
≡ x ⇔ y
Implikationx ⇒ yx NAND (y NAND y)
x ⇐ y(x NAND x) NAND y
Tautologieverum(x NAND x) NAND x
Kontradiktionfalsum((x NAND x) NAND x) NAND ((x NAND x) NAND x)

Realisierung

Funktionsprinzip eines NAND-Gatters

Die schaltungstechnische Realisierung erfolgt zum Beispiel mit zwei (oder entsprechend mehr) in Reihe geschalteten Schaltern (Transistoren), die den Ausgang Q auf Masse (logisch 0) legen, wenn sie alle eingeschaltet sind. Ist einer von ihnen aus, so ist die Masseverbindung unterbrochen und der Ausgang Q liegt auf Pluspotential (logisch 1).

Der NAND-Standardbaustein in Transistor-Transistor-Logik (TTL), als Vierfach NAND-Gatter mit der Bezeichnung 7400 ein bekannter Digital-IC, verwendet anstelle mehrerer Transistoren einen einzigen Transistor mit mehreren Emittern am Eingang. Diese speziellen Transistoren werden auch als Multiemitter-Transistor bezeichnet. Die Vorgängerlogik, die Diode-Transistor-Logik (DTL), verwendet statt des Multiemitter-Transistor mehrere Eingangsdioden zur Verknüpfung.

In der NMOS-Logik kann ein NAND-Gatter mit drei gleichwertigen n-Kanal-MOS-Feldeffekttransistoren (n-MOSFETs) mit weniger Chipfläche realisiert werden. Die gleichwertige Funktion ist auch in CMOS-Logik mit vier MOSFETs mit geringerer Leistung verfügbar: Liegt an Eingang A und B High-Potential, leiten T3 und T4, T1 und T2 sperren. Somit liegt am Ausgang Y Low-Potential an. Bei allen anderen Eingangszuständen liegt High-Potential am Ausgang, weil T1 und/oder T2 leiten und gleichzeitig T3 und/oder T4 sperren.

In CMOS sind NAND-Gatter effizienter als NOR-Gatter[1] Dies liegt an der schnelleren Ladungsbeweglichkeit in den n-MOSFETs gegenüber den p-MOSFETs, so dass die im NAND-Gatter realisierte Parallelschaltung zweier p-MOSFETs günstiger ist als ihre Serienschaltung im NOR-Gatter. Daher werden NAND-Gatter bei CMOS-Schaltkreisen gegenüber NOR-Gattern generell bevorzugt.

Literatur

  • Erwin Böhmer, Dietmar Ehrhardt, Wolfgang Oberschelp: Elemente der angewandten Elektronik: Kompendium für Ausbildung und Beruf. 16. Auflage, Vieweg & Teubner Verlag, Wiesbaden 2010, ISBN 978-3-8348-0543-0, S. 240–242.
  • Detlef Kamke: Digitalelektronik: Eine Einführung für Physiker. Teubner Verlag, Wiesbaden 1985, ISBN 978-3-519-03077-5, S. 33–35.

Siehe auch

Weblinks

Commons: NAND gates – Sammlung von Bildern, Videos und Audiodateien

Einzelnachweise

  1. J. S. Smith: Digital circuits, sizing, output impedance, rise and fall time. University of Berkeley, archiviert vom Original am 6. Juli 2007; abgerufen am 22. Januar 2024 (englisch).

Auf dieser Seite verwendete Medien

7400 Circuit.svg
Autor/Urheber: 30px MovGP0, Lizenz: CC BY 2.0 de
TTL. Aufbau eines NAND-Gatters in Standard-TTL-Technik Type: 7400; PV = 10 mW; tpd = 10 ns. R3, V3, V4 und V5 bilden den Totem-Pole. Die restlichen Bauteile dienen zur Ansteuerung.
XNOR from NAND 2.svg
A way of building an XNOR gate from only NAND gates, using the expression . This construction has a propagation delay 3 times that of a single gate and uses 5 gates.
MC849 Circuit.svg
Autor/Urheber: 30px MovGP0, Lizenz: CC BY-SA 2.0 de
Aufbau eines MC849
Funktionsprinzip eines NAND-Gatters.svg
Autor/Urheber: Honina, Predatorix, Lizenz: CC BY-SA 4.0
Funktionsprinzip eines NAND-Gatters
NOT from NAND.svg
Diagram showing a way of making a logical inverter (NOT gate) from a NAND gate.
IEC NAND label.svg
logic NAND gate
Nand-gate-en.svg
Autor/Urheber: unknown, Lizenz: CC BY-SA 3.0
AND from NAND.svg
AND Gate constructed only from NAND Gates.
Logic-gate-nand-de.svg
Autor/Urheber: rk_sTEk, Lizenz: CC BY-SA 3.0
Symblo für NAND-Gatter nach DIN 40700 (veraltet)
XOR from NAND 2.svg
A way of building an XOR gate from only NAND gates, using the expression . This construction has a propagation delay 3 times that of a single gate and uses 5 gates. This is worse than an equivalent design using 4 gates.
Cmos nand.svg
nand gate
NOR from NAND.svg
A way of building a NOR gate from only NAND gates.
XOR from NAND.svg
A way of building an XOR gate from only NAND gates. This construction has a propagation delay 3 times that of a single gate and uses 4 gates.
4Bit Add.png
Autor/Urheber: LiLiuS, Lizenz: CC BY-SA 3.0
Schematische Darstellung eines 4Bit-Addierers unter ausschließlicher Verwendung von NAND-Gates
NAND ANSI Labelled.svg
A labelled MIL/ANSI symbol for an NAND gate. A and B are the inputs, Q is the output