NAND-Gatter

Ein NAND-Gatter (von englisch: not and – nicht und) ist ein Logikgatter mit zwei oder mehr Eingängen A, B, … und einem Ausgang Y, zwischen denen die logische Verknüpfung NICHT UND besteht. Ein NAND-Gatter gibt am Ausgang 0 aus, wenn alle Eingänge 1 sind. In allen anderen Fällen, d. h., wenn mindestens ein Eingang 0 ist, wird eine 1 ausgegeben.

Übersicht

Funktion	Schaltsymbol			Wahrheitstabelle	Relais-Logik
	IEC 60617-12	US ANSI 91-1984	DIN 40700 (vor 1976)
${\displaystyle Y={\overline {A\wedge B}}}$ ${\displaystyle Y=A\;\;\!\!{\overline {\wedge }}\;\;\!\!B}$ ${\displaystyle Y={\overline {A\,B}}}$ ${\displaystyle Y=A\;\;\!\!|\;\;\!\!B}$ ${\displaystyle Y=A\uparrow B}$				A B Y = A NAND B 0 0 1 0 1 1 1 0 1 1 1 0

Die Schreibweise ${\displaystyle Y=A\;\;\!\!|\;\;\!\!B}$ entspricht dem Shefferschen Strich.

Logiksynthese

NAND-Gatter spielen in der Digitaltechnik die Rolle eines Standardbausteins, da sich allein mit ihnen alle logischen Verknüpfungen und somit auch komplexere Schaltungen (wie Addierer, Multiplexer usw.) zusammenstellen lassen, siehe auch vollständige Logiksysteme.

Logische Verknüpfungen und deren Umsetzung mittels NAND-Gattern:

Verknüpfung		Umsetzung	Umsetzung in Formelschreibweise	Schaltsymbole
Negation	NOT x	x NAND x	${\displaystyle x\ {\overline {\land }}\ x}$
Konjunktion	x AND y	(x NAND y) NAND (x NAND y)	${\displaystyle \left(x\ {\overline {\land }}\ y\right)\ {\overline {\land }}\ \left(x\ {\overline {\land }}\ y\right)}$
Nicht-Und	x NAND y	x NAND y	${\displaystyle x\ {\overline {\land }}\ y}$
Disjunktion	x OR y	(x NAND x) NAND (y NAND y)	${\displaystyle \left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ \left(y\ {\overline {\land }}\ y\right)}$
Nicht-Oder	x NOR y	((x NAND x) NAND (y NAND y)) NAND ((x NAND x) NAND (y NAND y))	${\displaystyle \left(\left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ \left(y\ {\overline {\land }}\ y\right)\right)\ {\overline {\land }}\ \left(\left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ \left(y\ {\overline {\land }}\ y\right)\right)}$
Kontravalenz	x XOR y	(x NAND (y NAND y)) NAND ((x NAND x) NAND y)	${\displaystyle \left(x\ {\overline {\land }}\ \left(y\ {\overline {\land }}\ y\right)\right)\ {\overline {\land }}\ \left(\left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ y\right)}$
		((x NAND y) NAND y) NAND ((x NAND y) NAND x)	${\displaystyle \left(\left(x\ {\overline {\land }}\ y\right)\ {\overline {\land }}\ y\right)\ {\overline {\land }}\ \left(\left(x\ {\overline {\land }}\ y\right)\ {\overline {\land }}\ x\right)}$
Äquivalenz	x XNOR y	(x NAND y) NAND ((x NAND x) NAND (y NAND y))	${\displaystyle \left(x\ {\overline {\land }}\ y\right)\ {\overline {\land }}\ \left(\left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ \left(y\ {\overline {\land }}\ y\right)\right)}$
		≡ x ⇔ y
Implikation	x ⇒ y	x NAND (y NAND y)	${\displaystyle x\ {\overline {\land }}\ \left(y\ {\overline {\land }}\ y\right)}$
	x ⇐ y	(x NAND x) NAND y	${\displaystyle \left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ y}$
Tautologie	verum	(x NAND x) NAND x	${\displaystyle \left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ x}$
Kontradiktion	falsum	((x NAND x) NAND x) NAND ((x NAND x) NAND x)	${\displaystyle \left(\left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ \left(\left(x\ {\overline {\land }}\ x\right)\ {\overline {\land }}\ x\right)}$

Realisierung

Die schaltungstechnische Realisierung erfolgt zum Beispiel mit zwei (oder entsprechend mehr) in Reihe geschalteten Schaltern (Transistoren), die den Ausgang Q auf Masse (logisch 0) legen, wenn sie alle eingeschaltet sind. Ist einer von ihnen aus, so ist die Masseverbindung unterbrochen und der Ausgang Q liegt auf Pluspotential (logisch 1).

Der NAND-Standardbaustein in Transistor-Transistor-Logik (TTL), als Vierfach NAND-Gatter mit der Bezeichnung 7400 ein bekannter Digital-IC, verwendet anstelle mehrerer Transistoren einen einzigen Transistor mit mehreren Emittern am Eingang. Diese speziellen Transistoren werden auch als Multiemitter-Transistor bezeichnet. Die Vorgängerlogik, die Diode-Transistor-Logik (DTL), verwendet statt des Multiemitter-Transistor mehrere Eingangsdioden zur Verknüpfung.

In der NMOS-Logik kann ein NAND-Gatter mit drei gleichwertigen n-Kanal-MOS-Feldeffekttransistoren (n-MOSFETs) mit weniger Chipfläche realisiert werden. Die gleichwertige Funktion ist auch in CMOS-Logik mit vier MOSFETs mit geringerer Leistung verfügbar: Liegt an Eingang A und B High-Potential, leiten T3 und T4, T1 und T2 sperren. Somit liegt am Ausgang Y Low-Potential an. Bei allen anderen Eingangszuständen liegt High-Potential am Ausgang, weil T1 und/oder T2 leiten und gleichzeitig T3 und/oder T4 sperren.

• Schaltungstechnische Realisierungen von NAND-Gattern in verschiedenen Logiken:
• 
  DTL
• 
  TTL
• 
  NMOS
• 
  CMOS

In CMOS sind NAND-Gatter effizienter als NOR-Gatter^[1] Dies liegt an der schnelleren Ladungsbeweglichkeit in den n-MOSFETs gegenüber den p-MOSFETs, so dass die im NAND-Gatter realisierte Parallelschaltung zweier p-MOSFETs günstiger ist als ihre Serienschaltung im NOR-Gatter. Daher werden NAND-Gatter bei CMOS-Schaltkreisen gegenüber NOR-Gattern generell bevorzugt.

Literatur

• Erwin Böhmer, Dietmar Ehrhardt, Wolfgang Oberschelp: Elemente der angewandten Elektronik: Kompendium für Ausbildung und Beruf. 16. Auflage, Vieweg & Teubner Verlag, Wiesbaden 2010, ISBN 978-3-8348-0543-0, S. 240–242.
• Detlef Kamke: Digitalelektronik: Eine Einführung für Physiker. Teubner Verlag, Wiesbaden 1985, ISBN 978-3-519-03077-5, S. 33–35.

Siehe auch

• NOR-Gatter
• Oder-Gatter
• XNOR-Gatter
• Nicht-Gatter
• XOR-Gatter
• Und-Gatter

Weblinks

Commons: NAND gates – Sammlung von Bildern, Videos und Audiodateien

• Digitale Schaltungstechnik (PDF, abgerufen am 17. September 2015)
• Gatter (Symbole nach IEC 60617-12) (Memento vom 23. November 2009 im Internet Archive)
• Aussagenlogik und Gatter (Memento vom 1. Mai 2016 im Internet Archive)

Einzelnachweise

1. ↑ J. S. Smith: Digital circuits, sizing, output impedance, rise and fall time. University of Berkeley, archiviert vom Original am 6. Juli 2007; abgerufen am 22. Januar 2024 (englisch).