Chipgehäuse

ICs in DIP-Gehäusen

Die Ummantelung eines Halbleiterchips (eines Die) inklusive der Anschlussstellen (Leads, Pins oder Balls) bezeichnet man als Gehäuse oder Package. Es existieren zahlreiche Variationen solcher Gehäuse, die sich in ihrer Form, den verwendeten Materialien, der Anzahl und Anordnung der Pins und anderen Eigenschaften unterscheiden.

Dieser Artikel erfasst die Gehäusevarianten für Integrierte Schaltungen, die für diskrete Bauelemente finden sich in der Liste von Halbleitergehäusen.

Standards

Standardisiert sind die Chipgehäuse durch die JEDEC (früher Joint Electron Device Engineering Council, heute JEDEC Solid State Technology Association), das Halbleiter-Standardisierungsgremium der EIA (Electronic Industries Alliance). Grundsätzlich unterscheidet man bei elektronischen Bauteilen zwischen bedrahteten, „durchsteckmontierbaren“ (Through Hole Technology – THT) und „oberflächenmontierbaren“ (Surface Mounted Technologys – SMT) Bauformen. „Surface Mounted Devices – SMD“ bezieht sich auf ein Bauteil der vorgenannten Gruppe.

Funktion

Ein Gehäuse dient dazu, den Halbleiterchip auf einer Leiterplatte zu befestigen und die integrierte Schaltung auf dem Halbleiterchip mit den Bauteilen auf der Leiterplatte zu verbinden. Hauptgründe sind zum einen der Schutz des Dies gegen Beschädigung. Zum anderen sind die unterschiedlichen geometrischen Abstände der elektrischen Anschlüsse auf einem Die und einer Leiterplatte zu überbrücken. Die Pads (Anschlüsse des IC-Die) werden mittels Gold-, Kupfer- oder Aluminiumdraht an ein Zwischenmaterial gebondet (angeschlossen). Dieses Zwischenmaterial ist ein gestanztes Kupferblech (Leadframe) oder eine kleine Leiterplatte, die in dieser Verwendung Substrat genannt wird. Neue Technologien verzichten auf Drähte und nutzen die Flip-Chip-Technologie. Der Anschluss an die Leiterplatte erfolgt schließlich über „Beinchen“ (Pins), die Teil des Leadframes sind, oder über kleine Lotkugeln (Balls).

Nach der Befestigung und Verdrahtung des ICs auf dem Zwischenmaterial wird es durch unterschiedliche Materialien (Kunststoff, Keramik, Metall) gegenüber Umwelteinflüssen geschützt. Keramiken und Metalle können den Chip hermetisch versiegeln, durch Kunststoffe können Wassermoleküle diffundieren. Aus Kostengründen wird heute fast ausschließlich Kunststoff mittels Spritzguss benutzt (fachspr. molding[1], engl.). Dabei können je nach Typ des Halbleiters auch Öffnungen für Licht (im Falle von EPROMs zum Löschen, im Fall von LEDs oder Laserdioden für den Lichtaustritt) den Blick auf den Halbleiter freigeben. Diese Öffnungen sind in der Regel mittels durchsichtigem Kunststoff oder Quarzglas geschlossen, so dass der Halbleiter nicht direkt der Umwelt ausgesetzt ist. Ausnahme sind Sensoren, die definierte Öffnungen haben, um Umwelteinflüsse (z. B. Druck, Licht etc.) zu messen.

Zur besseren Wärmeableitung des Chips haben einige Gehäuse Kühlkörper (Heatsinks oder Heatspreader) eingebaut (insbesondere bei Leistungstransistoren).

Um eine höhere Packungsdichte zu erreichen, können auch Bare Dies („nackte Chips“) direkt auf die Leiterplatte montiert und dort umhüllt werden. Werden verschiedene Dies in einem Gehäuse verpackt, spricht man von einem Multi-Chip-Modul.

Die Pins

Das Raster der Pins wird als Pitch (Rastermaß) bezeichnet. Da die ersten ICs aus dem anglo-amerikanischen Sprachbereich kamen, waren die Maße auf Zoll-Basis. Das „Grundmaß“ war demzufolge das Zoll und für kleine Maße wurde meist das „mil“ verwendet (11000 Zoll = 25,4 µm). Im Zuge der Internationalisierung setzen sich immer mehr die metrischen Maße durch, so dass typische Pitches heute bei z. B. 0,5 mm liegen.

Die Pins sind in der Regel an den seitlichen Kanten (z. B. DIL) oder der Unterseite (z. B. PGA) des Gehäuses platziert und haben die unterschiedlichsten Formen. Sie werden durch Löten mit der Leiterplatte verbunden, wobei die unterschiedlichen Formen die verschiedenen Lötarten unterstützen. Bauelemente im THT-Gehäuse werden üblicherweise nur auf der Bestückungsseite einer Leiterplatte platziert. Die bestückte Baugruppe wird dann durch Wellenlöten gelötet (die Unterseite der Leiterplatte wird über ein Lotbad gezogen, an dessen Ende das Bad durch Stauung eine Welle erzeugt, daher der Name). Durch zusätzliches Selektivlöten können THT-Bauelemente auch auf der zweiten Seite der Leiterplatte bestückt und gelötet werden. Das ist jedoch mit einem zusätzlichen Fertigungsschritt verbunden.

SMD-Bauteile können sowohl auf der Bestückseite als auch auf der Lötseite der Leiterplatte platziert werden. Anschließend werden sie auf beiden Seiten der Leiterplatte durch Reflow-Löten oder Dampfphasenlöten kontaktiert. Alternativ können auch SMD-Bauelemente durch Wellenlöten aufgebracht werden. Dafür müssen sie sich auf der Lötseite befinden. Die Bauelemente müssen wellenlötfest sein, d. h., das Gehäuse und das Bauelement an sich müssen die Lötbadtemperatur aushalten. Auch dürfen die Pins durch das Lot nicht kurzgeschlossen werden. Hier sind die Pinformen und -abstände von entscheidender Bedeutung, so dass sich nur wenige SMD-Bauformen, bei denen die Abstände möglichst groß sind, für diese Art des Lötens eignen. ICs mit Pins auf allen vier Seiten des Gehäuses müssen beim Wellenlöten vorzugsweise diagonal zur Lötrichtung ausgerichtet sein, damit sich möglichst wenige Lotbrücken bilden.

Manche Formen der Pins eignen sich auch dazu, das IC in eine Fassung zu stecken, so dass es nicht mehr eingelötet werden muss. (Die Fassung muss aber immer noch verlötet werden.)

Bei manchen Bauteilen (insbesondere leistungsfähige Mikroprozessoren) ist die Anzahl der Pins derart hoch, dass die Seiten nicht mehr ausreichen, um die Beinchen aufzunehmen. Deshalb haben moderne ICs häufig keine Pins mehr an den Seiten, sondern sie werden mittels Pins oder Lotkugeln an der Unterseite des Gehäuses (Ball Grid Array, BGA) auf der Leiterplatte befestigt. Bei den Lotkugeln funktioniert das nur noch per Reflow-Löten. Bei den Pins an der Unterseite wird üblicherweise Wellenlöten eingesetzt.

Verschiedene Typen

Da die JEDEC-Bezeichnungen nicht sehr eingängig sind, haben sich in der Industrie einfachere Abkürzungen durchgesetzt, die man als Quasi-Standard bezeichnen kann. Dabei werden weitestgehend Akronyme benutzt, die die eigentliche Bauform beschreiben.

Anschlusskammbasierte Gehäuse (engl. lead frame based packages)
Montage­formÜber­gruppeKurz­bezeich­nungengl. Bezeich­nungdt. Bezeich­nungBeschreibung / Definition
THTTOTransistor Single OutlineVerschiedene Gehäuse mit meist zwei bzw. drei Anschlüssen für Kleinleistungs- und Leistungshalbleiter (z. B. TO-220), es existieren auch SMD-Versionen
THTPFMPlastic Flange Mount PackageAnschlüsse in einer Reihe unterhalb einer Befestigungslasche, Raster 5,08 bis 1,27 mm
THTSIPSingle In-Line PackageGehäuse mit einer Anschlussreihe, meist im Raster 2,54 mm
THTZIPZigzag Inline PackageAnschlüsse auf einer Seite im Zickzack, Gehäuse steht hochkant
THTZIPCZIPCeramic Zigzag Inline PackageZIP in Keramikgehäuse
THTDILDual In-LineGehäuse mit Anschlüssen an zwei Seiten, meist im Raster 2,54 mm (=100 mil), die „Urform“ der Chipgehäuse
THTDIPDual In-Line Packagewie DIL
THTDIPPDIPPlastic Dual In-Line Packagewie DIP im Plastikgehäuse
THTDIPSDIPShrink Dual In-Line Packagewie DIP mit kleineren Abmessungen, Raster 2,54 bis 1,27 mm
THTDIPCDIPGlass Sealed Ceramic Dual In-Line Packagewie DIP im Keramikgehäuse
THTDIPCDIP-SBSide-Braze Ceramic Dual In-Line Packagewie DIP im Keramikgehäuse
SMDTO bzw. DPAKTransistor Single Outlineexistiert auch als THT-Version und wird für Leistungstransistoren benutzt (z. B. DPAK/TO252, D2PAK/TO263)
SMDSODSmall Outline DiodeFür Dioden
SMDSODSOD803,7 mm × 1,6 mm
SMDSODSOD1232,675 mm × 1,6 mm × 1,15 mm
SMDSODSOD2236,5 mm × 3,5 mm × 1,65 mm
SMDSODSOD3231,7 mm × 1,25 mm × 0,95 mm
SMDSODSOD5231,2 mm × 0,8 mm × 0,6 mm
SMDSOTSmall Outline TransistorFür Transistoren
SMDSOTSOT233 mm × 1,75 mm × 1,3 mm
SMDSOTSOT2236,7 mm × 3,7 mm × 1,8 mm mit 4 Anschlüssen, von denen einer als Heatsink verbreitert ist
SMDSOTSOT3232,2 mm × 1,35 mm × 1,1 mm
SMDSOTSOT1433 mm × 1,4 mm × 1,1 mm
SMDDFPDual Flat PackPins an beiden Längsseiten, Raster 0,65 mm
SMDDFNUDFNUltra-Dual Flat No LeadPins an beiden Längsseiten, z. B. 6-UDFN mit 6 Pins
SMDTFPTriple Flat PackPins an drei Seiten, Raster 0,8 mm
SMDQFPQuad Flat PackagePins an vier Seiten, Raster 1,27 bis 0,4 mm, von diesem Grundtyp wurden verschiedene Derivate abgeleitet, die jeweils einen anderen Buchstaben als Präfix voranstellen:
SMDQFPLQFPLow Profile Quad Flat Packwie QFP, dünnes Gehäuse
SMDQFPTQFPThin Quad Flat Packwie QFP, dünnes Gehäuse
SMDQFPVQFPVery Thin Quad Flat Packwie QFP, sehr dünnes Gehäuse, Raster 0,8 bis 0,4 mm
SMDQFPHQFPThermally Enhanced Quad Flat Packwie QFP, thermisch verstärkt
SMDQFPMQFPMetric Quad Flat Packwie QFP, Pins haben metrische Abstände
SMDQFNQuad Flat No Leads Packageauch als MLF Micro Lead Frame, oder als MFP für Micro lead Frame Package bezeichnet: Die Bezeichnungen umfassen eine ganze Familie von IC-Gehäusen. Es ragen die Pins nicht seitlich über die Abmessungen der Plastikummantelung hinaus, sondern sind nur von der Unterseite zugänglich, damit haben sie einen kleineren Platzbedarf;
SMDQFNQVQFNVery Thin Quad Flat pack No-leadswie QFN, sehr dünnes Gehäuse
SMDSOPSOICSmall-Outline Packagemeist im Raster 1,27 mm
SMDSOPSSOPShrink Small Outline Packagekleineres Raster als SOP, meist 0,65 mm, außerdem flacher
SMDSOPTSSOPThin Shrink Small Outline Packageflacher als SSOP
SMDSOPTSOPThin Small Outline Packagewie SOP, jedoch meist im Raster 0,635 bzw. 0,65 mm
SMDSOPHTSSOPHeat-Sink Thin Small-Outline Packagewie TSOP, mit Pad zur Wärmeabfuhr oder Metallrücken
SMDSOPTVSOPThin Very Small-Outline Packagewie TSOP, dünneres Gehäuse
SMDSOPQSOPQuarter-Size Small-Outline packageebenfalls kleiner als SOP, i. d. R. im Raster 0,635 mm
SMDSOPVSOPVery Small-Outline Packagewie SOP, kleineres Raster
SMDSOPHSOPThermally Enhanced Small-Outline Packagewie SOP, thermisch verstärkt
SMDSOJJ-Leaded Small-Outline Packagedie Pins sind unter das Gehäuse gebogen, so dass sie für Sockel geeignet sind
SMDSOJJLCCJ-Leaded Ceramic or Metal Chip Carrierwie SOJ
SMDSOJPLCCPlastic Leaded Chip Carrierwie SOJ
SMDSOJLPCCLeadless Plastic Chip Carrierwie PLCC
SMDSOJLCCCLeadless Ceramic Chip Carrierwie PLCC im Keramikgehäuse

Substratbasierte Gehäuse
Montage­formÜber­gruppeKurz­bezeich­nungengl. Bezeich­nungdt. Bezeich­nungBeschreibung / Definition
SMDLGALand Grid ArrayPackage mit Kontaktflächen an der Unterseite
SMDLGATVFLGAThin Very-Fine Land Grid Arraywie LGA, mit kleinerem Raster
SMDPGAPin Grid ArrayPackage mit Pins an der Unterseite, sind die Pins versetzt angeordnet spricht man von einem Staggered Pin Grid Array (SPGA)
SMDPGAPPGAPlastic Pin Grid Arraywie PGA im Plastikgehäuse
SMDPGACPGACeramic Pin Grid Arraywie PGA im Keramikgehäuse
SMDPGAOPGAOrganic Pin Grid Arraywie PGA im „organischen“ Kunststoffgehäuse
SMDPGAFCPGAFlip-Chip Pin Grid Array
SMDBGABall Grid ArrayPackage mit kleinen Lotkügelchen an der Unterseite
SMDBGAFBGAFine Pitch BGABGA-Package mit verringertem Lötpunktabstand
SMDBGAFCBGAFlip Chip Ball Grid Array
SMDBGACBGACeramic Ball Grid Arraywie BGA im Keramikgehäuse
SMDBGAMAPBGAMold Array Process BGA
SMDBGACSPChip Scale Packagebesonders kleine Form des BGA
SMDBGAHSBGAHeat Slug Ball Grid Array
SMDBGACCGACeramic Column Grid Arrayhöhere Zuverlässigkeit durch Zylinderförmige Anschlüsse statt Kugeln
SpezialTCPTape Carrier PackageDie mittels Bumps auf kupferkaschierter Folie

Galerie


Weblinks

Commons: IC packages – Sammlung von Bildern, Videos und Audiodateien

Einzelnachweise

  1. Karl-Friedrich Becker: Molding. In: Fraunhofer IZM. Fraunhofer IZM, abgerufen am 20. Februar 2019 (deutsch, englisch).

Auf dieser Seite verwendete Medien

SIL9 ST TDA4601.jpg
(c) I, NobbiP, CC-BY-SA-3.0
Gehäusebeispiel für SIL (einreihige) Chipgehäuse
SOD-123 diode.jpg
Autor/Urheber: oomlout, Lizenz: CC BY-SA 2.0
Diode in SOD-123 package.
BGA RAM.jpg
Autor/Urheber: User Smial on de.wikipedia, Lizenz: CC BY-SA 2.0 de
Kingston SO-DIMM beidseitig mit RAM-Chips in BGA-Technik bestückt
KL Intel R80C188XL CLCC.jpg
Autor/Urheber: Konstantin Lanzet, Lizenz: CC-BY-SA-3.0
CPU Intel R80C188XL CLCC top and bottom view.
SEG DVD 430 - Hynix HY29LV800BT-70-4279.jpg
© Raimond Spekking / CC BY-SA 4.0 (via Wikimedia Commons)
SEG DVD 430 - Hynix HY29LV800BT-70 - 8 Mbit (1M x 8/512K x 16) Low Voltage Flash Memory
Altera-CPGA EPM240G.jpg
Autor/Urheber: KaiMartin, Lizenz: CC BY-SA 3.0
Zwei CPLD-ICs, Typ Altera EPM240G, auf einem USB-Stecker. Der Gitterabstand der Lotkugeln ist 0.5mm.
80286-processor-made-in-austria.jpg
historischer Mikroprozessor vom Typ 80286-10Mhz, produziert von Siemens in Österreich
741 op-amp in TO-5 metal can package close-up.jpg
Operationsverstärker vom Typ 741 in einem Metallgehäuse vom Bautyp TO-99, hergestellt von Precision Monolithics Inc. in der 8. Kalenderwoche im Jahre 1979
ZIP19(20) Toshiba DRAM 514256.jpg
(c) I, NobbiP, CC-BY-SA-3.0
ZIP Package, 19(20) Pins, Toshiba DRAM 514256, 1990
DIP16 Leadframe.jpg
(c) I, NobbiP, CC-BY-SA-3.0
Leadframe for DIL 16 Packages
BD135 Transistor.jpg
Autor/Urheber: Anonimski, Lizenz: CC0
BD135 NPN transistor in a TO-126 package.
CSP(lead-frame) package sideview.PNG
Autor/Urheber: Tosaka, Lizenz: CC BY 3.0
CSP(lead-frame) package sideview
GD241 Transistor.jpg
Autor/Urheber: Anonimski, Lizenz: CC0
GD241 PNP transistor in a TO-66 package.
PGA 6x86 IBM.jpg
(c) I, NobbiP, CC-BY-SA-3.0
Ceramic PGA Package, IBM 6x86
Motorola68000.jpg
Autor/Urheber: unknown, Lizenz: CC BY-SA 2.5
Three IC circuit chips.JPG
Three 4016 ICs, manufactured by ST Microelectronics.
KL MME U80701 Carrier.jpg
Autor/Urheber: Konstantin Lanzet, Lizenz: CC BY 3.0
CPU MME U80701 FC (= DEC 78032)
Cisco EPC3212 - Advanced Power Electronics 9870GH-8781.jpg
© Raimond Spekking / CC BY-SA 4.0 (via Wikimedia Commons)
Cisco EPC3212 - Advanced Power Electronics 9870GH - N-Channel Enhancement Mode Power MOSFET. Package: TO-252
Power-DIP Power-SO20.jpg
(c) I, NobbiP, CC-BY-SA-3.0
Power DIL and Power SO Packages, 1989 and 1994
Piggyback40 Toshiba.jpg
(c) I, NobbiP, CC-BY-SA-3.0
Ceramic DIL Package, 40 Pins + 28pin Socket, Toshiba TLCS90-TMP90G840E, 1988
DIL28 UV ST6E15.jpg
(c) I, NobbiP, CC-BY-SA-3.0
Ceramic DIL Package, 28 Pins, ST62E15 UV erasable, 1989
28 pin MLP integrated circuit.jpg
Photograph of the bottom of a 28-pin MLP (Micro Leadframe Package) integrated circuit. The actual part photographed is a CP2102, which is a USB to Serial chip.
TQFP Leadframe.jpg
(c) I, NobbiP, CC-BY-SA-3.0
Leadframe for QFP Packages
Photo-SMDcapacitors.jpg

Description: SMD capacitors

  • Author, date of creation: selfmade by Shaddack, 6 November 2005
  • Source: self-made
  • Copyright: Public Domain (PD)
  • Comments: SMD capacitors ceramic and electrolytic (the black plastic ones), with classic types for comparison
LGA 775.jpg
Autor/Urheber: User Smial on de.wikipedia, Lizenz: CC BY-SA 2.0 de
  • Bildbeschreibung: Kontaktflächen eines Prozessors in LGA-Technik
  • Quelle: Eigenes Foto
  • Fotograf/Zeichner: Smial
  • Datum: 17.05.2006