Chip Scale Package

zwei WLCSP und ein SOT23 Gehäuse auf einem US$-Penny
Wafer Level Chip Scale Package (WLCSP) mit drei Anschlusspins, 1,0 mm × 0,5 mm

Chip Scale Package (CSP, engl.; zu deutsch Gehäuse in der Größenordnung des Die) ist ein Chipgehäuse von integrierten Schaltungen, bei dem das Gehäuse maximal 20 % mehr Fläche als das Die ausmacht[1], wozu ersichtlich die Anschlüsse für SMD-Bestückung ohne Bonding mit dem Die verbunden werden müssen.[2]

Um die geringe Gehäuse-Grundfläche erreichen zu können, wird entweder die Flip-Chip-Montage (der Die wird nach Metallisierung seiner externen Kontakte umgekehrt auf das Board gelegt) oder die WLCSP-Methode genutzt. Bei der WLCSP-Methode wird zum Schutz des Die unten ein Schutzlack und von oben ein Plastik-Gehäuse aufgebracht.

Das CSP stellt somit eine Fortentwicklung des Ball Grid Array (BGA) dar, was auf Ideen von Mitarbeitern von Fujitsu und Hitachi Cable zurückgeht und erstmals von Mitsubishi Electric realisiert wurde.

Die mechanische Belastbarkeit des CSP ist im Vergleich zum BGA wesentlich geringer, da Kräfte von den Lötstellen direkt auf den Die übertragen werden.[3]

Eine Verkleinerung der Gehäuse ist etwa in der Medizintechnik, zum Beispiel für verschluckbare Diagnose-Geräte, und in der Hochfrequenztechnik für kurze Übertragungswege nützlich.

Einzelnachweise

  1. ↑ J-STD-012. (Nicht mehr online verfügbar.) Surface Mount Council, archiviert vom Original am 26. Juni 2016; abgerufen am 3. Juni 2016.  Info: Der Archivlink wurde automatisch eingesetzt und noch nicht geprüft. Bitte prüfe Original- und Archivlink gemäß Anleitung und entferne dann diesen Hinweis.@1@2Vorlage:Webachiv/IABot/www.ipc.orgVorlage:Cite web/temporär
  2. ↑ CSP-Package. ITWissen, abgerufen am 19. September 2013.Vorlage:Cite web/temporär
  3. ↑ Dr. Reza Ghaffarian: Chip Scale Review. NASA, 1999, abgerufen am 25. November 2015.Vorlage:Cite web/temporär

Auf dieser Seite verwendete Medien

Wafer Level Chip Scale Package with three pins.jpg
Autor/Urheber: wdwd, Lizenz: CC BY-SA 3.0
Fotografie eines Chip Scale Package mit drei Anschlüssen. Größe des Chips: 0,5mm * 1,0mm
UNIO WLCSP and SOT23 Device on Penny.jpg
Autor/Urheber: Cp82, Lizenz: CC BY-SA 3.0
Photograph of example UNI/O devices in SOT-23 and wafer level chip scale packages sitting on the face of a U.S. penny. The actual devices photographed are all the 11LC160, a serial EEPROM manufactured by Microchip Technology Inc.